Différents types de systèmes numériques sont construits à partir de très peu de types de configurations de réseau de base telles que la porte ET, la porte NAND, la porte Ou, etc. Ces circuits élémentaires sont utilisés à maintes reprises dans diverses combinaisons topologiques. En plus d'exécuter la logique, les systèmes numériques doivent également stocker des nombres binaires. Pour ces cellules de mémoire, également appelées TONGUES' s sont conçus. Pour exécuter certaines fonctions telles que l'addition binaire. Par conséquent, pour remplir ces fonctions, des combinaisons de des portes logiques et les FLIP-FLOP sont conçus sur un circuit intégré à une seule puce. Ces circuits intégrés constituent les éléments de base pratiques des systèmes numériques. L'un de ces blocs de construction utilisés pour l'addition binaire est le Carry Look-ahead Adder.
Qu'est-ce qu'un additionneur à anticipation reporté?
Un ordinateur numérique doit contenir des circuits qui peuvent effectuer des opérations arithmétiques telles que l'addition, la soustraction, la multiplication et la division. Parmi celles-ci, l'addition et la soustraction sont les opérations de base tandis que la multiplication et la division sont respectivement l'addition et la soustraction répétées.
Pour effectuer ces opérations, des «circuits additionnels» sont mis en œuvre à l’aide de portes logiques de base. Circuits additionnels sont évolués en tant que Half-additionder, Full-additionder, Ripple-carry Adder et Carry Look-ahead Adder.
Le circuit additionneur le plus rapide est l'un de ces additifs à anticipation. Il réduit le délai de propagation, qui se produit lors de l'ajout, en utilisant des circuits matériels plus complexes. Il est conçu en transformant le circuit additionneur à ondulation de telle sorte que la logique de retenue de l'additionneur soit transformée en logique à deux niveaux.
Additionneur d'anticipation à 4 bits
Dans les additionneurs parallèles, la sortie de report de chaque additionneur complet est donnée comme une entrée de report à l'état d'ordre supérieur suivant. Par conséquent, ces additionneurs, il n'est pas possible de produire des sorties de retenue et de somme de n'importe quel état à moins qu'une entrée de retenue ne soit disponible pour cet état.
Ainsi, pour que le calcul se produise, le circuit doit attendre que le bit de report se propage à tous les états. Cela induit un retard de propagation de la portance dans le circuit.
Additionneur à ondulation 4 bits
Considérez le circuit d'additionneur d'ondulation de 4 bits ci-dessus. Ici, la somme S3 peut être produite dès que les entrées A3 et B3 sont données. Mais le report C3 ne peut pas être calculé tant que le bit de report C2 n'est pas appliqué alors que C2 dépend de C1. Par conséquent, pour produire des résultats finaux à l'état stationnaire, le report doit se propager à travers tous les états. Cela augmente le délai de propagation de la retenue du circuit.
Le retard de propagation de l'additionneur est calculé comme «le temps de propagation de chaque porte multiplié par le nombre d'étages du circuit». Pour le calcul d'un grand nombre de bits, il faut ajouter plus d'étages, ce qui aggrave le retard. Par conséquent, pour résoudre cette situation, le Carry Look-ahead Adder a été introduit.
Pour comprendre le fonctionnement d'un additionneur d'anticipation reporté, un additionneur d'anticipation de report 4 bits est décrit ci-dessous.
Diagramme logique de l'additionneur 4 bits
Dans cet additionneur, l'entrée de retenue à n'importe quel étage de l'additionneur est indépendante des bits de retenue générés aux étages indépendants. Ici, la sortie de n'importe quel étage dépend uniquement des bits qui sont ajoutés dans les étapes précédentes et de l'entrée de retenue fournie à l'étape de début. Par conséquent, le circuit à n'importe quel étage n'a pas à attendre la génération du bit de report de l'étage précédent et le bit de report peut être évalué à tout instant.
Table de vérité de l'additionneur d'anticipation de report
Pour dériver la table de vérité de cet additionneur, deux nouveaux termes sont introduits - Carry generate et carry propagate. Carry génère Gi = 1 chaque fois qu'il y a un report Ci + 1 généré. Cela dépend des entrées Ai et Bi. Gi est égal à 1 lorsque Ai et Bi sont tous deux 1. Par conséquent, Gi est calculé comme Gi = Ai. Bi.
Le report propagé Pi est associé à la propagation du report de Ci à Ci + 1. Il est calculé comme suit: Pi = Ai ⊕ Bi. La table de vérité de cet additionneur peut être dérivée de la modification de la table de vérité d'un additionneur complet.
En utilisant les termes Gi et Pi, Sum Si et Carry Ci + 1 sont donnés ci-dessous -
- Si = Pi ⊕ Gi.
- Ci + 1 = Ci.Pi + Gi.
Par conséquent, les bits de retenue C1, C2, C3 et C4 peuvent être calculés comme
- C1 = C0.P0 + G0.
- C2 = C1.P1 + G1 = (C0.P0 + G0) .P1 + G1.
- C3 = C2.P2 + G2 = (C1.P1 + G1) .P2 + G2.
- C4 = C3.P3 + G3 = C0.P0.P1.P2.P3 + P3.P2.P1.G0 + P3.P2.G1 + G2.P3 + G3.
Il peut être observé à partir des équations qui portent Ci + 1 ne dépend que de la retenue C0, pas des bits de retenue intermédiaires.
Table-de-vérité-additionnel
Schéma
Les équations ci-dessus sont implémentées en utilisant des circuits combinatoires à deux niveaux avec des portes ET, OU, où les portes sont supposées avoir plusieurs entrées.
Circuit de génération de sortie de report d'additionneur de recherche d'avance
Le circuit d'additionneur de report à l'avance pour 4 bits est indiqué ci-dessous.
Schéma du circuit de l'additionneur à 4 bits
Les circuits d'additionneur d'anticipation de 8 bits et 16 bits peuvent être conçus en mettant en cascade le circuit d'additionneur 4 bits avec une logique de report.
Avantages de l'additionneur d'anticipation
Dans cet additionneur, le délai de propagation est réduit. La sortie de report à tout étage dépend uniquement du bit de report initial de l'étage de début. En utilisant cet additionneur, il est possible de calculer les résultats intermédiaires. Cet additionneur est l'additionneur le plus rapide utilisé pour le calcul.
Applications
Les additionneurs de report à haute vitesse sont utilisés tels que mis en œuvre en tant que CI. Par conséquent, il est facile d'intégrer l'additionneur dans des circuits. En combinant deux ou plusieurs additionneurs, les calculs de fonctions booléennes de bits supérieurs peuvent être effectués facilement. Ici, l'augmentation du nombre de portes est également modérée lorsqu'elle est utilisée pour des bits plus élevés.
Pour cet additionneur, il y a un compromis entre la surface et la vitesse. Lorsqu'il est utilisé pour des calculs de bits plus élevés, il fournit une vitesse élevée mais la complexité du circuit est également augmentée, augmentant ainsi la zone occupée par le circuit. Cet additionneur est généralement implémenté sous la forme de modules 4 bits qui sont mis en cascade lorsqu'ils sont utilisés pour des calculs plus élevés. Cet additionneur est plus coûteux par rapport aux autres additionneurs.
Pour le calcul booléen dans les ordinateurs, des additionneurs sont régulièrement utilisés. Charles Babbage a implémenté un mécanisme d'anticipation du bit de report dans les ordinateurs, pour réduire le retard causé par le additionneurs de portage d'ondulation . Lors de la conception d'un système, la vitesse de calcul est le facteur décisif le plus élevé pour un concepteur. En 1957, Gerald B. Rosenberger a breveté l'additionneur binaire moderne. Sur la base de l'analyse du retard de porte et de la simulation, des expériences sont en cours pour modifier le circuit de cet additionneur afin de le rendre encore plus rapide. Pour un additionneur d'anticipation de report de n bits, quel est le délai de propagation, quand un délai de chaque porte est de 20?
Crédit d'image
