Explication du demi-additionneur et de l'additionneur complet avec table de vérité

Dans les circuits combinatoires, différentes portes logiques sont utilisées pour concevoir un codeur, un multiplexeur, un décodeur et un démultiplexeur. Ces circuits ont certaines caractéristiques comme la sortie de ce circuit dépend principalement des niveaux qui sont là aux bornes d'entrée à tout moment. Ce circuit n'inclut aucune mémoire. L’état antérieur de l’entrée n’a aucune influence sur l’état actuel de ce circuit. Les entrées et sorties d’un circuit combinatoire sont «n» non. d’entrées & ‘m’ no. de sorties. Certains des circuits combinatoires sont un demi-additionneur et un additionneur complet, un soustracteur, un codeur, un décodeur, un multiplexeur et un démultiplexeur. Cet article présente un aperçu du demi-additionneur et de l'additionneur complet et fonctionne avec des tables de vérité.

Qu'est-ce qu'un Adder?

Un additionneur est un circuit logique numérique dans l'électronique qui est largement utilisée pour l'addition de nombres. Dans de nombreux ordinateurs et autres types de processeurs, les additionneurs sont même utilisés pour calculer les adresses et les activités associées et pour calculer les index de table dans l'ALU et même utilisés dans d'autres parties des processeurs. Ceux-ci peuvent être construits pour de nombreuses représentations numériques comme excès-3 ou décimal codé binaire. Les additionneurs sont essentiellement classés en deux types: demi-additionneur et additionneur complet.

Qu'est-ce que le circuit demi-additionneur et complet?

Le circuit de demi-additionneur a deux entrées: A et B, qui ajoutent deux chiffres d'entrée et génère une retenue et une somme. Le circuit additionneur complet a trois entrées: A et C, qui ajoutent trois nombres d'entrée et génère une retenue et une somme. Cet article donne des informations détaillées sur l'objectif d'un demi-additionneur et additionneur complet sous forme tabulaire et même dans les schémas de circuit aussi. Il est déjà mentionné que le but principal et crucial des additionneurs est l'addition. Voici les détails demi-additionneur et théorie de l'additionneur complet.

Demi-additionneur de base et additionneur complet

Demi-additionneur

Donc, pour arriver au scénario du demi-additionneur, il ajoute deux chiffres binaires où les bits d'entrée sont appelés augend et addend et le résultat sera deux sorties, l'une est la somme et l'autre est reportée. Pour effectuer l'opération de somme, XOR est appliqué aux deux entrées, et la porte ET est appliquée aux deux entrées pour produire le report.

Diagramme fonctionnel HA

Alors que dans le circuit additionneur complet, il ajoute 3 nombres d'un bit, où deux des trois bits peuvent être appelés opérandes et l'autre est appelé bit transporté. La sortie produite est une sortie de 2 bits et ceux-ci peuvent être référencés comme sortie report et somme.

En utilisant un demi-additionneur, vous pouvez concevoir une addition simple à l'aide de portes logiques.

Voyons un exemple d’ajout de deux bits simples.

Le 2 bits table de vérité demi-additionneur est comme ci-dessous:

Table de vérité du demi-additionneur

0 + 0 = 0
0 + 1 = 1
1 + 0 = 1
1 + 1 = 10

Ce sont les combinaisons à un seul bit les moins possibles. Mais le résultat pour 1 + 1 est 10, le résultat de la somme doit être réécrit comme une sortie 2 bits. Ainsi, les équations peuvent être écrites comme

0 + 0 = 00
0 + 1 = 01
1 + 0 = 01
1 + 1 = 10

La sortie «1» de «10» est l’exécution. «SUM» est la sortie normale et «CARRY» est le report.

Il est maintenant clair qu’un additionneur 1 bit peut être facilement implémenté à l’aide de la porte XOR pour la sortie «SUM» et d’une porte AND pour le «Carry».

Par exemple, lorsque nous devons ajouter deux octets de 8 bits ensemble, cela peut être implémenté en utilisant un circuit logique d'additionneur complet. Le demi-additionneur est utile lorsque vous souhaitez ajouter des quantités d'un chiffre binaire.

Une façon de développer des additionneurs à deux chiffres binaires serait de créer une table de vérité et de la réduire. Lorsque vous souhaitez créer un additionneur à trois chiffres binaires, l'opération d'addition du demi-additionneur est effectuée deux fois. De la même manière, lorsque vous décidez de créer un additionneur à quatre chiffres, l'opération est effectuée une fois de plus. Avec cette théorie, il était clair que la mise en œuvre est simple, mais le développement est un processus qui prend du temps.

L'expression la plus simple utilise la fonction OU exclusive:

Somme = A XOR B

Porter = A ET B

Diagramme logique HA

Et une expression équivalente en termes de base ET, OU et NON est:

SOMME = A.B + A.B »

Code VHDL pour demi-additionneur

Entité ha est

Port (a: dans STD_LOGIC
b: dans STD_LOGIC
sha: sortie STD_LOGIC
cha: sortie STD_LOGIC)
fin ha

Architecture Le comportement du circuit ci-dessus est

commencer
sha<= a xor b
non<= a and b
fin comportementale

Numéro IC du demi-additionneur

La mise en œuvre du demi-additionneur peut être effectuée via des circuits intégrés logiques numériques CMOS à grande vitesse comme la série 74HCxx qui comprend le SN74HC08 (7408) et le SN74HC86 (7486).

Limitations de la demi-addition

La principale raison d'appeler ces additionneurs binaires comme Half Adders est qu'il n'y a pas de plage pour inclure le bit de report en utilisant un bit antérieur. C'est donc une limitation principale des HA autrefois utilisés comme additionneur binaire, en particulier dans les situations en temps réel qui impliquent l'ajout de plusieurs bits. Cette limitation peut donc être surmontée en utilisant les adders complets.

Additionneur complet

Cet additionneur est difficile à mettre en œuvre par rapport à un demi-additionneur.

Diagramme fonctionnel de l'additionneur complet

La différence entre un demi-additionneur et un additionneur complet est que l'additionneur complet a trois entrées et deux sorties, tandis que le demi-additionneur n'a que deux entrées et deux sorties. Les deux premières entrées sont A et B et la troisième entrée est une retenue d'entrée comme C-IN. Lorsqu'une logique d'additionneur complet est conçue, vous en enchaînez huit pour créer un additionneur de largeur d'octet et mettre en cascade le bit de report d'un additionneur à l'autre.

Table de vérité FA

La retenue de sortie est désignée par C-OUT et la sortie normale est représentée par S qui est «SUM».

Avec ce qui précède table de vérité de l'additionneur complet , la mise en œuvre d'un circuit additionneur complet se comprend aisément. Le SUM «S» est produit en deux étapes:

1. En XORing les entrées «A» et «B» fournies
2. Le résultat de A XOR B est alors XORed avec le C-IN

Cela génère SUM et C-OUT n'est vrai que lorsque deux des trois entrées sont HIGH, alors le C-OUT sera HIGH. Ainsi, nous pouvons implémenter un circuit additionneur complet à l'aide de deux demi circuits additionneurs. Initialement, le demi-additionneur sera utilisé pour ajouter A et B pour produire une somme partielle et une logique d'additionneur de seconde moitié peut être utilisée pour ajouter C-IN à la somme produite par le premier demi-additionneur pour obtenir la sortie S finale.

Si l'une des logiques de demi-additionneur produit une retenue, il y aura une retenue de sortie. Ainsi, C-OUT sera une fonction OR des sorties Carry du demi-additionneur. Jetez un œil à la mise en œuvre du circuit additionneur complet illustré ci-dessous.

Diagramme logique de l'additionneur complet

L'implémentation de diagrammes logiques plus grands est possible avec la logique d'additionneur complet ci-dessus, un symbole plus simple est principalement utilisé pour représenter l'opération. Ci-dessous est une représentation schématique plus simple d'un additionneur complet d'un bit.

Avec ce type de symbole, nous pouvons ajouter deux bits ensemble, en prenant un report de l'ordre de grandeur inférieur suivant et en envoyant un report à l'ordre de grandeur supérieur suivant. Dans un ordinateur, pour une opération multi-bits, chaque bit doit être représenté par un additionneur complet et doit être ajouté simultanément. Ainsi, pour ajouter deux nombres de 8 bits, vous aurez besoin de 8 additionneurs complets qui peuvent être formés en cascadant deux des blocs de 4 bits.

Half Adder et Full Adder utilisant K-Map

Même les sorties de somme et de retenue pour le demi-additionneur peuvent également être obtenues avec la méthode de la carte de Karnaugh (K-map). Le expression booléenne demi-additionneur et additionneur complet peut être obtenu via K-map. Ainsi, la K-map pour ces additionneurs est discutée ci-dessous.

Le demi-additionneur K-map est

HA K-Map

L'additionneur complet K-Map est

FA K-Map

Expression logique de SUM et Carry

L'expression logique de la somme (S) peut être déterminée en fonction des entrées mentionnées dans le tableau.

= A’B’Cin + A ’B CCin’ + A B’Cin ’+ AB Cin
= Cin (A’B ’+ AB) + Cin’ (A’B + A B ’)
= Cin EX-OU (A EX-OU B)
= (1,2,4,7)

L'expression logique du report (Cout) peut être déterminée en fonction des entrées mentionnées dans le tableau.

= A’B Cin + AB’Cin + AB Cin ’+ ABCin
= AB + BCin + ACin
= (3, 5, 6, 7)

Avec les tables de vérité mentionnées ci-dessus, les résultats peuvent être obtenus et la procédure est:

Un circuit combinatoire combine les différentes portes du circuit où celles-ci peuvent être un codeur, un décodeur, multiplexeur et démultiplexeur . Les caractéristiques des circuits combinatoires sont les suivantes.

• La sortie à tout instant de temps est basée uniquement sur les niveaux présents aux bornes d'entrée.
• Il n'utilise aucune mémoire. L'état d'entrée précédent n'a aucun effet sur l'état actuel du circuit.
• Il peut avoir n'importe quel nombre d'entrées et m de sorties.

Codage VHDL

Codage VHDL pour un additionneur complet inclure les éléments suivants.

entité full_add est

Port (a: dans STD_LOGIC
b: dans STD_LOGIC
cin: dans STD_LOGIC
somme: out STD_LOGIC
cout: sortie STD_LOGIC)
end full_add

Architecture Le comportement de full_add est

la composante ha est
Port (a: dans STD_LOGIC
b: dans STD_LOGIC
sha: sortie STD_LOGIC
cha: sortie STD_LOGIC)
composant final
signal s_s, c1, c2: STD_LOGIC
commencer
HA1: carte de port ha (a, b, s_s, c1)
HA2: carte de port ha (s_s, cin, sum, c2)
cout<=c1 or c2
fin comportementale

Le différence entre un demi-additionneur et un additionneur complet est que la moitié de l'additionneur produit des résultats et l'additionneur complet utilise la moitié de l'additionneur pour produire un autre résultat. De même, alors que le Full-Adder est composé de deux demi-additionneurs, le Full-Adder est le bloc réel que nous utilisons pour créer les circuits arithmétiques.

Carry Lookahead Adders

Dans le concept des circuits additionneurs de report d'ondulation, les bits nécessaires à l'addition sont immédiatement disponibles. Alors que chaque section d'addition doit conserver son heure pour l'arrivée du report du bloc additionneur précédent. Pour cette raison, il faut plus de temps pour produire SUM et CARRY car chaque section du circuit attend l'arrivée de l'entrée.

Par exemple, pour fournir une sortie pour le nème bloc, il doit recevoir l'entrée du (n-1) ème bloc. Et ce retard est également appelé retard de propagation.

Pour surmonter le retard dans l'additionneur de portage d'ondulation, un additionneur de report d'anticipation a été introduit. Ici, en utilisant un matériel compliqué, le délai de propagation peut être minimisé. Le diagramme ci-dessous montre un additionneur de report d'anticipation utilisant des additionneurs complets.

Effectuer une recherche anticipée en utilisant un additionneur complet

La table de vérité et les équations de sortie correspondantes sont

L'équation de report propage est Pi = Ai XOR Bi et le report généré est Gi = Ai * Bi. Avec ces équations, les équations de somme et de report peuvent être représentées comme

SOMME = Pi XOR Ci

Ci + 1 = Gi + Pi * Ci

Gi délivre un report uniquement lorsque les deux entrées Ai et Bi sont égales à 1 sans tenir compte du report d'entrée. Pi est lié à la propagation de report de Ci à Ci + 1.

Différence entre un demi-additionneur et un additionneur complet

Le différence entre le demi-additionneur et le tableau d'additionneur complet est illustré ci-dessous.

Le différences clés entre le demi-additionneur et l'additionneur complet sont discutés ci-dessous.

• Le demi-additionneur génère la somme et la retenue en ajoutant deux entrées binaires tandis que l'additionneur complet est utilisé pour générer la somme et la retenue en ajoutant trois entrées binaires. L'architecture matérielle du demi-additionneur et de l'additionneur complet n'est pas la même.
• La principale caractéristique qui différencie HA & FA est que dans HA, il n'y a pas d'accord pour considérer le dernier ajout comme son entrée. Mais, un FA localise une colonne d’entrée particulière comme Cin pour prendre en compte le bit de report du dernier ajout.
• Les deux additionneurs montreront une différence basée sur les composants utilisés dans le circuit pour sa construction. Les demi-additionneurs (HA) sont conçus avec la combinaison de deux portes logiques comme AND et EX-OR tandis que le FA est conçu avec la combinaison de trois portes ET, deux XOR et une OU.
• Fondamentalement, les HA fonctionnent sur 2 à deux entrées de 1 bit, tandis que les FA fonctionnent sur trois entrées de 1 bit. Le demi-additionneur est utilisé dans différents appareils électroniques pour évaluer l'addition tandis que l'additionneur complet est utilisé dans les processeurs numériques pour l'ajout d'un bit long.
• Les similitudes dans ces deux additionneurs sont que les HA et FA sont des circuits numériques combinatoires, ils n'utilisent donc aucun élément de mémoire tel que des circuits séquentiels. Ces circuits sont essentiels pour le fonctionnement arithmétique pour fournir l'addition du nombre binaire.

Implémentation d'un additionneur complet à l'aide de demi-additionneurs

La mise en œuvre d'un FA peut se faire via deux demi-additionneurs qui sont connectés logiquement. Le schéma de principe de ceci peut être montré ci-dessous qui indique la connexion d'un FA en utilisant deux demi-additionneurs.
Les équations de somme et de report des calculs précédents sont

S = A ‘B’ Cin + A ’BC’ en + ABCin

Cout = AB + ACin + BCin

L'équation de somme peut s'écrire sous la forme.

Cin (A’B ‘+ AB) + C’ dans (A’B + A B ’)

Donc, Sum = Cin EX-OR (A EX-OR B)

Cin (A EX-OU B) + C’in (A EX-OR B)

= Cin EX-OU (A EX-OU B)

Cout peut être écrit comme suit.

COUT = AB + ACin + BCin.

COUT = AB + + mauvaises BCIN (A + A)

= ABCin + AB + ACin + A ’B Cin

= AB (1 + Cin) + ACin + A ’B Cin

= A B + ACin + A ’B Cin

= AB + ACin (B + B ’) + A’ B Cin

= ABCin + AB + A’B Cin + A ’B Cin

= AB (Cin + 1) + A B Cin + A ’B Cin

= AB + AB ’Cin + A’ B Cin

= AB + Cin (AB ’+ A’B)

Par conséquent, COUT = AB + Cin (A EX-OR B)

En fonction des deux sommes et équations de report ci-dessus, le circuit FA peut être implémenté à l'aide de deux HA et d'une porte OU. Le schéma de circuit d'un additionneur complet avec deux demi-additionneurs est illustré ci-dessus.

Additionneur complet utilisant deux demi-additionneurs

Conception d'additionneur complet avec utilisation de portes NAND

Une porte NAND est un type de porte universelle, utilisée pour exécuter tout type de conception logique. Le circuit FA avec le diagramme des portes NAND est illustré ci-dessous.

FA utilisant des portes NAND

FA est un additionneur simple à un bit et si nous désirons exécuter l'addition de n bits, alors n non. des FA à un bit doivent être utilisés dans le format de connexion en cascade.

Avantages

Le avantages du demi-additionneur et de l'additionneur complet inclure les éléments suivants.

• Le but principal d'un demi-additionneur est d'ajouter deux nombres à un seul bit
• Les additionneurs complets ont la possibilité d'ajouter un bit de report qui est le résultat de l'ajout précédent
• Avec un additionneur complet, des circuits cruciaux tels qu'un additionneur, un multiplexeur et bien d'autres peuvent être mis en œuvre
• Les circuits additionneurs complets consomment une puissance minimale
• Les avantages d'un additionneur complet sur un demi-additionneur sont qu'un additionneur complet est utilisé pour surmonter l'inconvénient d'un demi-additionneur car le demi-additionneur est principalement utilisé pour ajouter deux nombres de 1 bit. Les demi-additionneurs n'ajoutent pas le bit de retenue, donc pour surmonter cet additionneur complet est utilisé. Dans l'additionneur complet, l'ajout de trois bits peut être effectué et génère deux sorties.
• La conception des additionneurs est simple et constitue un élément de base permettant de comprendre facilement l'ajout d'un bit.
• Cet additionneur peut être converti en demi soustracteur en ajoutant un inverseur.
• En utilisant un additionneur complet, un rendement élevé peut être obtenu.
• Grande vitesse
• Très fort pour fournir une mise à l'échelle de tension

Désavantages

Le inconvénients du demi-additionneur et de l'additionneur complet inclure les éléments suivants.

• De plus, le demi-additionneur ne peut pas être utilisé avant de porter, il n'est donc pas applicable pour l'ajout en cascade de plusieurs bits.
• Pour pallier cet inconvénient, FA est nécessaire d'ajouter trois 1 bit.
• Une fois que le FA est utilisé sous la forme d'une chaîne comme un RA (Ripple Adder), la capacité d'entraînement de la sortie peut être diminuée.

Applications

Les applications du demi-additionneur et de l'additionneur complet sont les suivantes.

• L'addition de bits binaires peut être effectuée par un demi-additionneur en utilisant ALU dans l'ordinateur car il utilise un additionneur.
• Une combinaison de demi-additionneur peut être utilisée pour concevoir un circuit d'additionneur complet.
• Des demi-additionneurs sont utilisés dans les calculatrices et pour mesurer les adresses ainsi que les tableaux
• Ces circuits sont utilisés pour gérer différentes applications dans les circuits numériques. À l'avenir, il joue un rôle clé dans l'électronique numérique.
• Un circuit FA est utilisé comme élément dans de nombreux circuits volumineux tels que le Ripple Carry Adder. Cet additionneur ajoute le nombre de bits simultanément.
• Les FA sont utilisés dans l'unité logique arithmétique (ALU)
• Les FA sont utilisés dans les applications graphiques telles que GPU (Graphics Processing Unit)
• Ceux-ci sont utilisés dans le circuit de multiplication pour exécuter la multiplication de report.
• Dans un ordinateur, pour générer l'adresse mémoire et pour construire le contrepoint du programme vers l'instruction suivante, l'unité logique arithmétique est utilisée en utilisant des addeurs complets.

Ainsi, chaque fois que l'addition de deux nombres binaires est effectuée, les chiffres sont ajoutés dans un premier temps au moindre bit. Ce processus peut être effectué via un demi-additionneur car le n / w le plus simple permet d'ajouter deux nombres de 1 bit. Les entrées de cet additionneur sont les chiffres binaires tandis que les sorties sont la somme (S) et le report (C).

Chaque fois que le nombre de chiffres est inclus, le réseau HA est utilisé simplement pour connecter les moindres chiffres, car le HA ne peut pas ajouter le numéro de report de la classe précédente. Un additionneur complet peut être défini comme la base de tous les dispositifs arithmétiques numériques. Ceci est utilisé pour ajouter trois nombres à 1 chiffre. Cet additionneur comprend trois entrées comme A, B et Cin alors que les sorties sont Sum et Cout.

Concepts associés

Le concepts liés au demi-additionneur et à l'additionneur complet ne pas s'en tenir à un seul objectif. Ils sont largement utilisés dans de nombreuses applications et quelques-uns des éléments connexes sont mentionnés:

• Demi-additionneur et numéro IC complet de l'additionneur
• Développement d'un additionneur 8 bits
• Quelles sont les précautions relatives à la demi-addition?
• Applet JAVA d'un additionneur Ripple Carry

Par conséquent, il s'agit de la demi-additionneur et théorie de l'additionneur complet avec les tables de vérité et les diagrammes logiques, la conception d'un additionneur complet utilisant un circuit à demi additionneur est également montrée. Beaucoup de demi-additionneur et additionneur complet pdf des documents sont disponibles pour fournir des informations avancées sur ces concepts. Il est en outre important de savoir comment un additionneur complet 4 bits est implémenté ?