Ripple Carry Adder: fonctionnement, types et ses applications

Dans électronique numérique l'ajout de nombres binaires à deux bits peut être possible en utilisant demi-additionneur . Et si la séquence d'entrée a une séquence de trois bits, le processus d'addition peut être terminé en utilisant un additionneur complet. Mais si les nombres de bits sont plus dans la séquence d'entrée, le processus peut être terminé en utilisant un demi-additionneur. Parce que l'additionneur complet ne peut pas terminer l'opération d'addition. Donc, ces inconvénients peuvent être surmontés en utilisant «Ripple Carry Adder». C'est un type unique de circuit logique utilisé pour ajouter les nombres de N bits dans les opérations numériques. Cet article décrit un aperçu de ce qu'est ripple-carry-additionner et de son fonctionnement.

Qu'est-ce que Ripple Carry Adder?

Une structure de plusieurs additionneurs complets est mise en cascade de manière à donner les résultats de l'ajout d'une séquence binaire de n bits. Cet additionneur comprend des additionneurs complets en cascade dans sa structure, de sorte que le report sera généré à chaque étage d'additionneur complet dans un circuit d'additionneur à ondulation. Ces sorties de report à chaque étage d'additionneur complet sont transmises à son additionneur complet suivant et y sont appliquées comme entrée de report. Ce processus se poursuit jusqu'à sa dernière étape d'additionneur complet. Ainsi, chaque bit de sortie de report est ramené à l'étape suivante d'un additionneur complet. Pour cette raison, il est nommé «RIPPLE CARRY ADDER». La caractéristique la plus importante de celui-ci est d'ajouter les séquences de bits d'entrée, que la séquence soit de 4 bits ou 5 bits ou tout.

«L'un des points les plus importants à considérer dans cet additionneur de retenue est que la sortie finale n'est connue qu'après que les sorties de retenue sont générées par chaque étage d'additionneur complet et transmises à son étage suivant. Il y aura donc un délai pour obtenir le résultat avec l'utilisation de cet additionneur de retenue ».

Il existe différents types d'additionneurs à effet d'entraînement. Elles sont:

• Additionneur à effet ondulé 4 bits
• Additionneur à effet ondulé 8 bits
• Additionneur à effet ondulé 16 bits

Tout d'abord, nous allons commencer avec un additionneur d'ondulation de 4 bits, puis des additionneurs d'ondulation de 8 bits et 16 bits.

Additionneur à ondulation 4 bits

Le diagramme ci-dessous représente l'additionneur d'ondulation de 4 bits. Dans cet additionneur, quatre additionneurs complets sont connectés en cascade. Co est le bit d'entrée de retenue et il est toujours égal à zéro. Lorsque ce report d’entrée «Co» est appliqué aux deux séquences d’entrée A1 A2 A3 A4 et B1 B2 B3 B4, alors la sortie est représentée par S1 S2 S3 S4 et la sortie C4.

Diagramme RCA 4 bits

Fonctionnement de l'additionneur de transfert d'ondulation 4 bits

• Prenons un exemple de deux séquences d’entrée 0101 et 1010. Celles-ci représentent les A4 A3 A2 A1 et B4 B3 B2 B1.
• Selon ce concept d'additionneur, le report d'entrée est 0.
• Lorsque Ao et Bo sont appliqués au premier additionneur complet avec le report d'entrée 0.
• Ici A1 = 1 B1 = 0 Cin = 0
• La somme (S1) et la retenue (C1) seront générées selon les équations Sum et Carry de cet additionneur. Selon sa théorie, l'équation de sortie pour la somme = A1⊕B1⊕Cin et Carry = A1B1⊕B1Cin⊕CinA1
• Selon cette équation, pour le 1er additionneur complet S1 = 1 et la sortie de report, c'est-à-dire C1 = 0.
• Idem pour les bits d'entrée suivants A2 et B2, sortie S2 = 1 et C2 = 0. Ici, le point important est que l'additionneur complet du deuxième étage reçoit une retenue d'entrée, c'est-à-dire C1 qui est la retenue de sortie de l'additionneur complet d'étage initial.
• De cette manière, la séquence de sortie finale (S4 S3 S2 S1) = (1 1 1 1) et le report de sortie C4 = 0
• Il s’agit du processus d’addition pour les séquences d’entrée de 4 bits lorsqu'il est appliqué à cet additionneur de retenue.

Additionneur Ripple Carry 8 bits

• Il se compose de 8 additionneurs complets qui sont connectés en cascade.
• Chaque sortie de report de l'additionneur complet est connectée en tant que report d'entrée à l'additionneur complet de l'étage suivant.
• Les séquences d'entrée sont désignées par (A1 A2 A3 A4 A5 A6 A7 A8) et (B1 B2 B3 B4 B5 B6 B7 B8) et sa séquence de sortie correspondante est désignée par (S1 S2 S3 S4 S5 S6 S7 S8).
• Le processus d'addition dans un additionneur d'ondulation de 8 bits est le même principe qui est utilisé dans un additionneur d'ondulation de 4 bits, c'est-à-dire que chaque bit de deux séquences d'entrée va être ajouté avec le report d'entrée.
• Cela utilisera lors de l'ajout de deux séquences de chiffres binaires de 8 bits.

Additionneur à ondulation 8 bits

Additionneur à ondulation 16 bits

• Il se compose de 16 additionneurs complets qui sont connectés en cascade.
• Chaque sortie de report de l'additionneur complet est connectée en tant que report d'entrée à l'additionneur complet de l'étage suivant.
• Les séquences d'entrée sont désignées par (A1… .. A16) et (B1 …… B16) et sa séquence de sortie correspondante est désignée par (S1 …… .. S16).
• Le processus d'addition dans un additionneur d'ondulation de 16 bits est le même principe qui est utilisé dans un additionneur d'ondulation de 4 bits, c'est-à-dire que chaque bit de deux séquences d'entrée va s'ajouter avec le report d'entrée.
• Cela utilisera lors de l'ajout de deux séquences de chiffres binaires de 16 bits.

Additionneur à ondulation 16 bits

Table de vérité de l'additionneur d'ondulation

La table de vérité ci-dessous montre les valeurs de sortie pour les combinaisons possibles de toutes les entrées pour l'ondulation-report-additionneur.

Ripple Carry Adder Code VHDL

VHDL (VHSIC HDL) est un langage de description de matériel. C’est un langage de conception numérique. Le code VHDL pour cet additionneur de report est indiqué ci-dessous.

bibliothèque IEEE
utilisez IEEE.STD_LOGIC_1164.ALL

l'entité Ripplecarryadder est
Port (A: dans STD_LOGIC_VECTOR (3 jusqu'à 0)
B: dans STD_LOGIC_VECTOR (3 jusqu'à 0)
Cin: dans STD_LOGIC
S: out STD_LOGIC_VECTOR (3 jusqu'à 0)
Cout: sur STD_LOGIC)
end Ripplecarryadder

architecture Comportement de Ripplecarryadder est - Déclaration de composant de code VHDL à additionneur complet
composant full_adder_vhdl_code
Port (A: dans STD_LOGIC
B: dans STD_LOGIC
Cin: dans STD_LOGIC
S: sortie STD_LOGIC
Cout: sur STD_LOGIC)
composant final

- Déclaration de port intermédiaire
Signal c1, c2, c3: STD_LOGIC

commencer

- Port Mapping Full Adder 4 fois
FA1: carte de port full_adder_vhdl_code (A (0), B (0), Cin, S (0), c1)
FA2: carte de port full_adder_vhdl_code (A (1), B (1), c1, S (1), c2)
FA3: carte de port full_adder_vhdl_code (A (2), B (2), c2, S (2), c3)
FA4: carte de port full_adder_vhdl_code (A (3), B (3), c3, S (3), Cout)

fin comportementale

Ripple Carry Adder Code Verilog

Le code Verilog est un langage de description de matériel. Il est utilisé dans les circuits numériques au stade RTL à des fins de conception et de vérification. Le code verilog de cet additionneur de retenue est indiqué ci-dessous.

module ripple_carry_adder (a, b, cin, somme, cout)
entrée [03: 0] a
entrée [03: 0] b
entrée cin
sortie [03: 0] somme
cout de sortie
fil [2: 0] c
fulladd a1 (a [0], b [0], cin, somme [0], c [0])
fulladd a2 (a [1], b [1], c [0], somme [1], c [1])
fulladd a3 (a [2], b [2], c [1], somme [2], c [2])
fulladd a4 (a [3], b [3], c [2], somme [3], cout)
module d'extrémité
Module fulladd (a, b, CIN, somme, COUT)
entrée a, b, cin
somme de sortie, cout
attribuer somme = (a ^ b ^ cin)
assign cout = ((a & b) | (b & cin) | (a & cin))

Applications d'additionneur de transport d'ondulation

Les applications d'additionneur d'ondulation comprennent les éléments suivants.

• Ces additionneurs de report sont principalement utilisés en plus des séquences d'entrée de n bits.
• Ces adders de report sont applicables dans le traitement du signal numérique et microprocesseurs .

Avantages de l'additionneur d'ondulation

Les avantages de l'additionneur d'ondulation sont les suivants.

• Cet additionneur de retenue a un avantage comme nous pouvons effectuer un processus d'addition pour des séquences de n bits pour obtenir des résultats précis.
• La conception de cet additionneur n'est pas un processus complexe.

Additionneur de portage ondulé est une alternative lorsque le demi-additionneur et les additionneurs complets n'effectuent pas l'opération d'addition lorsque les séquences de bits d'entrée sont grandes. Mais ici, il donnera la sortie pour toutes les séquences de bits d'entrée avec un certain retard. Selon les circuits numériques, si le circuit donne une sortie avec retard, ce ne sera pas préférable. Cela peut être surmonté par un circuit d'additionneur à anticipation de report.