Il fut une époque où les ordinateurs étaient d'une taille si gigantesque que pour les installer, il fallait facilement un espace dans une pièce. Mais aujourd'hui, ils sont tellement évolués que nous pouvons même les transporter facilement comme cahiers. L'innovation qui a rendu cela possible était le concept de circuits intégrés. Dans Circuits intégrés , un grand nombre d'actifs et éléments passifs avec leurs interconnexions sont développées sur une petite tranche de silicium typiquement de 50 par 50 mils de section transversale. Les procédés de base suivis pour la production de tels circuits comprennent la croissance épitaxiale, la diffusion masquée d'impuretés, la croissance d'oxyde et la gravure d'oxyde, en utilisant la photolithographie pour créer un motif.
Les composants sur la tranche comprennent des résistances, des transistors, des diodes, des condensateurs, etc. L'élément le plus compliqué à fabriquer sur des circuits intégrés est les transistors. Les transistors sont de différents types tels que CMOS, BJT, FET. Nous choisissons le type de technologie de transistor à implémenter sur un circuit intégré en fonction des besoins. Dans cet article, familiarisons-nous avec le concept de Fabrication CMOS (ou) fabrication de transistors en CMOS.
Fabrication CMOS
Pour moins d'exigence de dissipation de puissance Technologie CMOS est utilisé pour la mise en œuvre de transistors. Si nous avons besoin d'un circuit plus rapide, les transistors sont mis en œuvre sur IC utilisant BJT . Fabrication de Transistors CMOS car les circuits intégrés peuvent être réalisés selon trois méthodes différentes.
La technologie N-puits / P-puits, où la diffusion de type n est effectuée sur un substrat de type p ou la diffusion de type p est effectuée sur un substrat de type n respectivement.
Le Technologie à double puits , où NMOS et transistor PMOS sont développés sur la tranche par diffusion simultanée sur une base de croissance épitaxiale, plutôt que sur un substrat.
Le processus silicium sur isolant, où plutôt que d'utiliser du silicium comme substrat, un matériau isolant est utilisé pour améliorer la vitesse et la susceptibilité de verrouillage.
Technologie N- well / P- well
CMOS peut être obtenu en intégrant les deux Transistors NMOS et PMOS sur la même tranche de silicium. Dans la technologie des puits N, un puits de type n est diffusé sur un substrat de type p alors que dans le puits P, c'est l'inverse.
Étapes de fabrication CMOS
Le Processus de fabrication CMOS couler est réalisée en utilisant vingt étapes de fabrication de base tout en utilisant la technologie N-well / P-well.
Fabrication du CMOS en utilisant N bien
Étape 1: Nous choisissons d'abord un substrat comme base de fabrication. Pour le puits N, un substrat de silicium de type P est sélectionné.
Substrat
Étape 2 - Oxydation: La diffusion sélective des impuretés de type n est réalisée en utilisant SiO2 comme barrière qui protège des parties de la plaquette contre la contamination du substrat. SiOdeuxest disposé par un processus d'oxydation effectué en exposant le substrat à de l'oxygène et de l'hydrogène de haute qualité dans une chambre d'oxydation à environ 10000c
Oxydation
Étape 3 - Croissance de la photorésist: A ce stade pour permettre la gravure sélective, la couche de SiO2 est soumise au procédé de photolithographie. Dans ce procédé, la plaquette est revêtue d'un film uniforme d'une émulsion photosensible.
Croissance de la photorésist
Étape 4 - Masquage: Cette étape est la suite du processus de photolithographie. Dans cette étape, un motif d'ouverture souhaité est réalisé à l'aide d'un pochoir. Ce pochoir est utilisé comme masque sur la résine photosensible. Le substrat est maintenant exposé à rayons UV le photorésist présent sous les régions exposées du masque se polymérise.
Masquage du photorésist
Étape 5 - Suppression de la photorésist non exposée: Le masque est retiré et la région non exposée de la résine photosensible est dissoute en développant une plaquette en utilisant un produit chimique tel que le trichloréthylène.
Retrait de la photorésist
Étape 6 - Gravure: La plaquette est immergée dans une solution de gravure d'acide fluorhydrique, qui élimine l'oxyde des zones à travers lesquelles les dopants doivent être diffusés.
Gravure de SiO2
Étape 7 - Retrait de toute la couche de photorésist: Pendant le processus de gravure , les parties de SiO2 qui sont protégées par la couche de photorésist ne sont pas affectées. Le masque de photorésist est maintenant enlevé avec un solvant chimique (H2SO4 chaud).
Retrait de la couche de photorésist
Étape 8 - Formation du puits N: Les impuretés de type n sont diffusées dans le substrat de type p à travers la région exposée formant ainsi un puits N.
Formation de puits N
Étape 9 - Élimination de SiO2: La couche de SiO2 est maintenant éliminée en utilisant de l'acide fluorhydrique.
Élimination de SiO2
Étape 10 - Dépôt de polysilicium: Le désalignement de la porte d'un Transistor CMOS conduirait à la capacité indésirable qui pourrait endommager le circuit. Ainsi, pour éviter ce «processus de grille auto-alignée», il est préférable que les régions de grille soient formées avant la formation de la source et du drain en utilisant l'implantation ionique.
Dépôt de polysilicium
Le polysilicium est utilisé pour la formation de la grille car il peut résister à une température élevée supérieure à 80000c lorsqu'une tranche est soumise à des procédés de recuit pour la formation de la source et du drain. Le polysilicium est déposé en utilisant Processus de dépôt chimique sur une fine couche d'oxyde de grille. Cet oxyde de grille mince sous la couche de silicium polycristallin empêche un dopage supplémentaire sous la région de grille.
Étape 11 - Formation de la région de porte: Sauf les deux régions nécessaires à la formation de la porte pour Transistors NMOS et PMOS la partie restante de silicium polycristallin est enlevée.
Formation de la région de porte
Étape 12 - Processus d'oxydation: Une couche d'oxydation est déposée sur la tranche qui agit comme un écran pour procédés de diffusion et de métallisation .
Processus d'oxydation
Étape 13 - Masquage et diffusion: Pour fabriquer des régions pour la diffusion d'impuretés de type n en utilisant le processus de masquage, de petits espaces sont réalisés.
Masquage
En utilisant le processus de diffusion, trois régions n + sont développées pour la formation de terminaux de NMOS.
N-diffusion
Étape 14 - Élimination de l'oxyde: La couche d'oxyde est enlevée.
Élimination de l'oxyde
Étape 15 - Diffusion de type P: Similaire à la diffusion de type n pour former les bornes de diffusion de type PMOS p sont réalisées.
Diffusion de type P
Étape 16 - Pose de l'oxyde de champ épais: Avant de former les bornes métalliques, un oxyde de champ épais est disposé pour former une couche protectrice pour les régions de la tranche où aucune borne n'est requise.
Couche d'oxyde de champ épais
Étape 17 - Métallisation: Cette étape est utilisée pour la formation de bornes métalliques pouvant fournir des interconnexions. L'aluminium est étalé sur toute la plaquette.
Métallisation
Étape 18 - Enlèvement de l'excès de métal: L'excès de métal est éliminé de la tranche.
Étape 19 - Formation des terminaux: Dans les espaces formés après le retrait de l'excès de métal, des bornes sont formées pour les interconnexions.
Formation de terminaux
Étape 20 - Attribution des noms de terminaux: Les noms sont attribués aux terminaux de Transistors NMOS et PMOS .
Attribution de noms de terminaux
Création de CMOS à l'aide de la technologie P Well
Le processus de puits p est similaire au processus de puits N sauf qu'ici un substrat de type n est utilisé et des diffusions de type p sont effectuées. Par souci de simplicité, on préfère généralement le procédé N puits.
Fabrication de deux tubes de CMOS
En utilisant le processus Twin-tube, on peut contrôler le gain des appareils de type P et N. Différentes étapes impliquées dans la fabrication de CMOS en utilisant la méthode Twin-tube sont les suivants
- Un substrat de type n ou p légèrement dopé est prélevé et la couche épitaxiale est utilisée. La couche épitaxiale protège le problème de verrouillage dans la puce.
- Les couches de silicium de haute pureté avec une épaisseur mesurée et une concentration exacte de dopant sont cultivées.
- Formation de tubes pour puits P et N.
- Construction en oxyde mince pour la protection contre la contamination pendant les processus de diffusion.
- La source et le drain sont formés à l'aide de méthodes d'implantation ionique.
- Les coupes sont faites pour faire des portions pour les contacts métalliques.
- La métallisation est effectuée pour dessiner des contacts métalliques
Disposition CMOS IC
La vue supérieure de vers CMOS fabrication et mise en page est donnée. Ici, divers contacts métalliques et diffusions de puits N peuvent être clairement visualisés.
Disposition CMOS IC
Ainsi, il s'agit de Techniques de fabrication CMOS . Considérons une plaquette 1 en carré divisée en 400 puces de surface de 50 mil sur 50 mils. Il faut une superficie de 50 mil2 pour fabriquer un transistor. Par conséquent, chaque IC contient 2 transistors donc il y a 2 x 400 = 800 transistors construits sur chaque tranche. Si 10 tranches sont traitées par lot, 8 000 transistors peuvent être fabriqués simultanément. Quels sont les différents composants que vous avez observés sur un circuit intégré?
